Технические дисциплины - Цифровые устройства и микропроцессоры

Ю. П. СОКОЛОВ
МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА MCS-51
АРХИТЕКТУРА,  ПРОГРАММИРОВАНИЕ,  ОТЛАДКА

Книга в формате PDF. Размер 5Мб

В отличном качестве можно получить по заявке!

 

Микроконтроллеры семейства MCS-51: Архитектура, программи-
рование, отладка: Учеб. пособие  / Ю. П. Соколов,  Рязан.  гос.  радио-
техн.  акад.  Рязань, 2002. 72 с.  ISBN-5-7722-0200-6.
Рассматриваются архитектура микропроцессоров семейства
MCS-51, работа типовых периферийных устройств, вопросы проектиро-
вания, программирования и отладки микропроцессорных систем.
Предназначено студентам дневного и вечернего факультетов спе-
циальностей 2007, 2010, 2012, 2015, 2016.
Табл. 23.    Ил. 37.   Библиогр. 10 назв.
Микроконтроллеры, микропроцессоры, микропроцессорные сис-
темы, встроенный микропроцессор, семейство MCS-51, программи-
рование микроконтроллеров, отладка микроконтроллеров
Печатается по решению редакционно-издательского сове-
та Рязанской государственной радиотехнической академии.
Рецензент: кафедра радиотехнических систем Рязанской
государственной радиотехнической академии  (зав. кафедрой
В. И. Кошелев)

 

 

Введение
Микроконтроллеры (или  однокристальные  микроЭВМ)  представ-
ляют  отдельный  класс  микропроцессорных  систем (МПС),  составные
части  которых (центральный  процессор,  память,  подсистемы  ввода-
вывода,  средства  поддержки  режима  реального  времени)  размещены
на  одном  кристалле.  Они  ориентированы  на  применение  в  качестве
встраиваемых в изделие недорогих управляющих МПС реального вре-
мени, рабочая программа которых расположена во внутреннем ПЗУ.
Современные микроконтроллеры обладают  такими вычислитель-
ными  ресурсами  и  возможностями  управления  в  режиме  реального
времени, для  получения  которых раньше необходимы были более до-
рогие многокристальные компоновки.
Периодом  становления  архитектуры 8-разрядных  микроконтрол-
леров  считают 1977-1979  гг.,  когда  появились  первые  приборы  этого
класса: 8048  фирмы Intel, 3870  фирмы Mostek  и 9940  фирмы Texas
Instrument Inc и микроконтроллеры семейства HC05 фирмы Motorola.
В течение четырех лет, начиная с 1976 г., фирмой Intel было раз-
работано семейство однокристальных 8-разрядных микроконтроллеров
MCS-48,  получивших  широкое  распространение.  В  состав  семейства
вошли 12 микроконтроллеров с единой базовой архитектурой, но функ-
ционально  различными  возможностями,  реализованными  непосредст-
венно на кристалле.
В 1980  г. фирмой Intel было разработано  новое  семейство одно-
кристальных 8-разрядных  микроконтроллеров MCS-51,  базовым  пред-
ставителем  которого  является  прибор 8051. Новое  семейство  обеспе-
чивает  совместимость  с архитектурой MCS-48,  но обладает более об-
ширным адресным пространством памяти программ и данных, усовер-
шенствованными  средствами  ввода-вывода  и  поддержкой  режима  ре-
ального  времени.  Дальнейшее  развитие  получили  система  команд  и
способы  доступа  к  отдельным  элементам  данных.  В  состав  системы
введены команды умножения и деления, реализован однобитовый (бу-
лев) процессор. В настоящее время семейство развивается и содержит
более 50  микроконтроллеров  с  различными  физическими  возможно-
стями. Архитектура семейства MCS-51 была определена столь удачно,
что она и в настоящее время является стандартом на мировом рынке 8-
разрядных микроконтроллеров.
Ряд  известных  фирм  производят  микроконтроллеры,  совмести-
мые  по  архитектуре  и  системе  команд  с MCS-51.  Процессорное  ядро
MCS-51 послужило основой для создания многочисленных специализи-
рованных  микроконтроллеров,  в  том  числе  и  предназначенных  для
управления бытовой РЭА.  
Появление 16-  и 32-разрядных  микроконтроллеров  и  цифровых
сигнальных  процессоров,  значительно  превосходящих 8-разрядные  по
производительности,  не  вытеснило  их.  Более  того,  по  количеству  мо-
дификаций 8-разрядные  микроконтроллеры  значительно  превосходят

 

все  остальные  группы.  Главная  причина  кроется  в  том,  что  основная
область применения 8-разрядных микроконтроллеров – устройства ин-
теллектуального управления промышленной автоматики и бытовой ап-
паратуры. Специфика алгоритмов управления этих устройств не требу-
ет выполнения расчетов высокой точности в жестких условиях реально-
го времени. Основная доля операций управления состоит в преобразо-
вании логической информации, и 8-разрядные микроконтроллеры с ус-
пехом реализуют эти задачи.  
Другой  причиной  являются  процессы  глобальной  информатиза-
ции. Объединение  в  информационные  сети  простых  устройств  управ-
ления на микроконтроллерах (уличное освещение, кассовые аппараты,
сигнализация  и  т.  п.)  приводит  к  существенному  расширению  области
применения 8-разрядных  микроконтроллеров.  Еще  одна  причина  со-
стоит  в  том,  что  низкая  цена 8-разрядных микроконтроллеров  способ-
ствует их применению в цифровых устройствах вместо ИС средней ин-
теграции, придавая им новые качества.
Микроконтроллеры семейств MCS-51 фирмы  Intel и HC05 фирмы
Motorola рекомендованы типовой программой для изучения студентами
радиотехнических специальностей.
Цель данного пособия – дать студентам радиотехнических специ-
альностей  основные  сведения  по  архитектуре,  функционированию  и
применению микроконтроллеров семейства MCS-51.
Учебное пособие включает в себя три главы и приложения. В пер-
вой  главе  даны  архитектура  и  структура  семейства MCS-51,  состав  и
назначение  встраиваемых  периферийных  устройств.  Во  второй  главе
рассматривается архитектура базового микроконтроллера, содержаще-
го  общие  для  всего  семейства MCS-51  встраиваемые  периферийные
устройства. Рассмотрены работа периферийных устройств и особенно-
сти системы команд. Система команд и основные электрические харак-
теристики  двух  подсемейств,  аналоги  которых  выпускаются  в  странах
СНГ,  приведены  в  приложении.  В  третьей  главе  рассмотрены  этапы
проектирования МПС и средства для разработки программного обеспе-
чения и отладки микропроцессорной системы. В приложении приведено
описание  эмулятора EMU-51,  разработанного  для  учебных  целей  на
кафедре радиотехнических систем РГРТА.

 

5
1. Архитектура и состав микроконтроллеров
семейства MCS-51
В настоящее время семейство микроконтроллеров MCS-51 состо-
ит  из  десяти  подсемейств,  имеющих  одинаковую  базовую  структуру,
приведенную на рис. 1, и общую систему команд.
В  состав микроконтроллера  входят процессор  (CPU), внутреннее
постоянное запоминающее устройство (IROM), внутреннее оперативное
запоминающее  устройство  (IRAM),  набор  периферийных  устройств.  К
микроконтроллеру  можно  подключить  внеш-
нюю  постоянную  память  (EROM),  внешнюю
оперативную  память  (ERAM)  и  внешние  пери-
ферийные устройства.
Периферийные  устройства  предназначе-
ны для приема и выдачи данных в  параллель-
ном и последовательном коде, приема и выда-
чи событий, ввода и вывода аналоговых сигна-
лов,  контроля  правильности  работы микрокон-
троллера  и  обслуживания  запросов  прерыва-
ния.  Подсемейства  различаются  емкостью
внутренних запоминающих устройств, набором
расположенных  на  кристалле  периферийных
устройств,  быстродействием  и  другими  харак-
теристиками.  Это  открывает  большие  возмож-
ности  при  разработке  систем,  содержащих
встроенные микроконтроллеры. В таблице 1 перечислены  подсемейст-
ва  и  приведены  обозначения  типов  микроконтроллеров  семейства
MCS-51  фирмы  Intel.  Микроконтроллеры  одного  типа  выпускаются  в
трех исполнениях: без внутреннего ПЗУ  (ROM  less), с внутренним ПЗУ
масочного  типа  (maskROM)  и  с  внутренним  программируемым  ПЗУ  с
ультрафиолетовым  стиранием  (EPROM). Для  стирания ПЗУ EPROM  в
корпусе микросхемы существует прозрачное окно. При отсутствии окна
выполняется лишь однократное программирование (OTPROM) [1,2].
Микроконтроллеры  подсемейств 51  и  52  изготавливаются  по  вы-
сококачественной n-МОП (HMOS) технологии, а остальных подсемейств
– по комплементарной КМОП (CHMOS) технологии.
В  странах  СНГ  выпускаются  аналоги  микроконтроллеров  подсе-
мейств 51 и 51С, выполненные по n-МОП технологии [2]:
КР1816ВЕ31 (8031АН), КР1816ВЕ51 (8051АН);
по n-МОП технологии с УФ стиранием – КМ1816ВЕ751 (8751Н);  
по комплементарной КМОП технологии:
КР1830ВЕ31 (80С31ВН), КР1830ВЕ51 (80С51ВН).  
В скобках указаны аналоги фирмы Intel. Основные электрические
характеристики этих подсемейств приведены в приложении 1.  
В  таблице 2  приведен  перечень  всех  периферийных  устройств,
используемых  в  микроконтроллерах  семейства  MCS-51.  В  таблице  3
показан состав периферийных устройств у микроконтроллеров различ-

MK
CPU
IRAM  IROM
ERAM  EROM
ПЕРИФЕРИЙНЫЕ
УСТРОЙСТВА
Рис. 1

 

6
ных  подсемейств  и  типов,  указаны  число  однотипных  периферийных
устройств  и  число  режимов  у  многорежимных  устройств.  Тайме-
ры/счетчики T/C0, T/C1 и система прерываний IC имеются у микрокон-
троллеров всех подсемейств и они в таблице 3 не представлены.
Параллельный порт (P) предназначен для приема и выдачи бай-
та  данных  в  параллельном  коде.  Микроконтроллеры  разных  подсе-
мейств  и  типов  имеют  от 4  до 7  восьмиразрядных  портов (P0, P1,…).
Некоторые порты  или  их отдельные разряды выполняют альтернатив-
ные функции (AF) – осуществляют прием запросов прерываний и дру-
гих сигналов извне и выдают специальные сигналы управления из мик-
роконтроллера. В  графе AF табл.3 указано суммарное число разрядов
параллельных портов, выполняющих альтернативные функции.
Тип  МК  Объем памяти
Подсемейство
МК  ROM less maskROM
EPROM
OTPROM
ROM,
Кбайт
RAM,
байт
51 8031AH* 8051AH* 8751H* 4 128
8051AHP 8751BH 4 128
C51 80C31BH* 80C51BH* 87C51* 4 128
80C51BHP  4 128
52 8032AH 8052AH 8752BH 8 256
C52 80C32 80C52 87C52 8 256
80C54 87C54 16 256
80C58 87C58 32 256
L52  80L52 87L52 8 256
80L54 87L54 16 256
80L58 87L58 32 256
CRX 80C51RA 83C51RA 87C51RA 8 512
83C51RB 87C51RB 16 512
83C51RC 87C51RC 32 512
CFX 80C51FA 83C51FA 87C51RA 8 256
83C51FB 87C51RB 16 256
83C51FC 87C51RC 32 256
LFX 80L51FA 83L51FA 87L51RA 8 256
83L51FB 87L51RB 16 256
83L51FC 87L51RC 32 256
GB 80C51GB 83C51GB 87C51GB 8 256
152 80C152JA 83C152JA  8** 256
80C152JB   8** 256
80C152JC 83C152JC   256
* - аналог выпускается в СНГ
** - только для 83С152JX

Таблица 1

ввода аналоговых сигналов
3.1. Аналого-цифровой преобразователь. Analog-to Digital Converter (ADC)
4. Устройства контроля
4.1. Сторожевой таймер. Watchdog Timer (WDT)
4.2. Детектор падения частоты. Oscillator Fall Detect (OFD)
5. Контроллер прерываний. Interrupt Controller (IC)

Таблица 2
ПОДСЕМЕЙСТВО  P
AF
SP
ESP
SEP
GSC
DMA
T/C2
PCA
ADC
WDT
OFD
51, C51 4 24  +           
52 4 26  +       +      
C52, L52 4 26   +      +      
CRx 4 26   +      +     +   
CFx*, LFx 4 32   +      +  1    
8xC51FA, x=0;3 4 32   +      +  1    
GB 6 45   +  +     +  2 8  +  +
152** 5 24  +     +  +       
80C152JB,JD 7 40  +     +  +       
*  -  кроме 80C51FA, 83C51FA
**  -  кроме 80C152JB

Таблица 3   8
Общий  последовательный  канал (GSC)  предназначен  для  об-
мена данными при работе контроллера в локальной сети. Канал можно
запрограммировать  для  работы  с  различными  протоколами  обмена.
GSC имеется только у микроконтроллеров подсемейства 152.
Блок прямого доступа  к памяти (DMA)  служит для  управления
обменом данными между IRAM и ERAM, а также между IRAM или ERAM
и  буферной  памятью  передатчика  или  приемника  последовательных
портов SP или GSC без участия процессора. На пересылку одного бай-
та  в  режиме DMA между IRAM  и ERAM  затрачивается  два машинных
цикла, а на обмен с буферной памятью - один машинный цикл.
Таймеры/счетчики T/C0  и  T/C1  имеются  у  микроконтроллеров
всех  подсемейств  и  служат  для  счета  времени (таймер)  или  счета
внешних событий (счетчик). При работе последовательного порта (SP,
ESP) таймер/счетчик T/C1 используется в качестве  генератора синхро-
сигнала, частота которого определяет скорость обмена данными.
Усовершенствованный  таймер/счетчик T/C2,  кроме  функций
обычного  таймера/счетчика (T/C0  или T/C1), может выполнять ряд до-
полнительных функций: запоминание текущего состояния; авто переза-
грузку с изменением направления счета; генерацию второго синхросиг-
нала  для  последовательного  порта SP  или ESP,  позволяющую  вести
прием и передачу данных с разной скоростью; формирование внешнего
сигнала программируемой частоты.
Программируемая  счетная  матрица (PCA)  состоит  из
16-разрядного таймера/счетчика, состояние которого передается в пять
16-разрядных модулей фиксации - сравнения, управляемых внешними
событиями. Появление события на входе любого модуля может фикси-
ровать состояние счетчика, сравнивать его состояние с заданным, осу-
ществлять быстрый вывод кода состояния таймера/счетчика, формиро-
вать  сигнал  с широтно-импульсной модуляцией (ШИМ). Модуль может
выполнять функции сторожевого таймера.
Сторожевой  таймер (WDT) служит для предотвращения зависа-
ния  микроконтроллера  при  зацикливании  программы  и  представляет
собой 14-разрядный счетчик машинных циклов процессора. При его пе-
реполнении  микроконтроллер  сбрасывается  в  исходное  состояние.
Программа должна периодически сбрасывать сторожевой таймер в ну-
левое  состояние,  не  допуская  его  переполнения.  При  сбое  в  работе
микроконтроллера очередной сброс таймера не выполняется, происхо-
дит сброс микроконтроллера, и программа начинает выполняться с ну-
левого адреса.
Детектор падения частоты (OFD) предназначен для сброса мик-
роконтроллера и удержания его в этом состоянии при  снижении такто-
вой частоты ниже допустимого значения.
Система  прерываний (IC)  в  базовой  конфигурации  включает 5
источников  прерываний – два внешних и  три внутренних. Прерывание
от каждого источника может иметь высокий или низкий приоритет и мо-
жет  быть маскировано. Число  источников  запросов  прерываний  опре-  9
деляется  подсемейством.  Подсемейство GB,  например,  имеет 15  ис-
точников прерываний, из которых 8 внешних.
Аналого-цифровой  преобразователь (ADC)   имеется  только  в
подсемействе GB. Встроенный 8-разрядный АЦП обслуживает с помо-
щью мультиплексора 8 аналоговых каналов. Результат преобразования
аналогового сигнала  каждого  канала фиксируется в отдельном регист-
ре. Время преобразования для одного канала составляет около 26 мкс
при тактовой частоте микроконтроллера 12 МГц.
2. Структура базового микроконтроллера семейства MCS-51
Базовая конфигурация микроконтроллера представлена на рис. 2.
Она содержит общие для всего семейства MCS-51 периферийные уст-
ройства. В состав микроконтроллера входят: 8-разрядный центральный
процессор ЦП; два 16-разрядных таймера/счетчика; система двухуров-
невого  прерывания;  последовательный  порт  ввода/вывода;  четыре
8-разрядных параллельных порта, у которых каждую из 32 линий можно
настроить на ввод или вывод, а 24 линии могут  выполнять альтерна-
тивные функции. Внутренние ПЗУ программ IROM и ОЗУ данных IRAM
имеют минимальный объем 4 Кбайта и 128 байт соответственно. Базо-
вая  конфигурация  содержит  встроенные  средства  расширения  своих
ресурсов,  позволяющие  реализовать  вне  кристалла  память  программ
EROM и память данных ERAM до 64 Кбайт каждая. Все расположенные
на  кристалле  устройства  подключены  к  внутренней  мультиплексиро-
ванной шине данных ШД. В любой момент к шине может быть подклю-
чен  только  один  источник  данных. Для  этого  выходы  всех  источников
должны иметь третье состояние. Число подключаемых приемников ог-
раничено нагрузочной способностью шины.
Для сокращения ширины физического интерфейса (числа контак-
АЛЬТЕРНАТИВНЫЕ   ФУНКЦИИ   ПОРТА    P3
ОЗУ
128 байт
ПЗУ
4 Kбайт
ПАРАЛЛЕЛЬНЫЙ
ВВОД/ВЫВОД
16  ША  ШАФ
8
ШД
P0
AD
P2
A
P3
AF
P1

INT0
P3.2
ЛОГИКА
ПРЕРЫВАНИЙ
INT1
P3.3
ТАЙМЕРЫ
T1
P3.5
T0
P3.4
ЦП
XTAL1
XTAL2
RD
P3.7
WR
P3.6
ALE
RST
EA
PSEN
ПОСЛЕДОВАТЕЛЬНЫЙ
ВВОД/ВЫВОД
RxD
P3.0
TxD
P3.1
8
Рис. 2   10
тов ИС) линии параллельного порта выполняют альтернативные функ-
ции. При обращении к внешней памяти порт P0 выполняет функции со-
вмещенной шины адреса/данных (AD), а P2 – шины старшего байта ад-
реса (A).  Все  линии  порта P3  выполняют  альтернативные  функции
управления и специального ввода/вывода (AF).  
2.1. Центральный процессор
Ядром  микроконтроллера  является  центральный  процессор.  Он
выполняет  две  основные функции:  управление  процессом  преобразо-
вания (обработки) данных каждой командой и выполнение этого преоб-
разования (обработки).  Первую  функцию  решает  блок  управления,  в
состав которого входят: устройство управления и синхронизации,  гене-
ратор тактовых импульсов, регистр команд и устройство формирования
адреса; вторую - операционное устройство (рис. 3).
Центральный процессор соединен встроенной системной магист-
ралью (16-разрядная шина адреса ША, 8-разрядная шина данных ШД и
шина управления ШУ), физически совмещенной с портами Р0, Р2 и Р3 с
памятью и всеми периферийными устройствами (рис. 2).  
Устройство формирования  адреса  выдает  по шине  адреса ША  в
память программ (CSEG) адрес очередной команды. Считанный из па-
мяти  программ  код  команды  по шине  данных ШД  записывается  в  ре-
гистр  команд.  Устройство  управления  и  синхронизации  дешифрирует
команду и выдает по шине управления ШУ сигналы управления всеми
внутренними  устройствами  микроконтроллера,  а  также  управление
внешними  устройствами:  сигналы  разрешения  фиксации  младшего
байта  адреса ALE  (Address Lath Enable), чтения внешней памяти  про-
грамм PSEN
_____
(Programm Store Enable). При использовании внешней па-
мяти данных (XSEG) по линиям порта Р3 выдаются сигналы записи WR
___

(линия Р3.6) и чтения RD
___
(линия Р3.7).
По  выделенным  линиям  ШУ  устройство  управления  получает
оповещающие  сигналы  о  ходе  выполнения  команды,  что  позволяет
осуществлять ветвление в программе.
Под  действием  внутренних  управляющих  сигналов  устройство
формирования  адре-
са  выдает  на  шину
адреса  ША  адрес
следующего  байта
(команды  или  дан-
ных).  Операционное
устройство выбирает
операнды,  выполня-
ет  заданную  коман-
дой  операцию  над
операндами  и  выда-
ет  результат  опера-
ции  на  шину  дан-

ГЕНЕРАТОР
УСТРОЙСТВО
УПРАВЛЕНИЯ
И
СИНХРОНИЗАЦИИ
ALE
RST
EA
PSEN
XTAL1 XTAL2
РЕГИСТР
КОМАНД
УСТРОЙСТВО
ФОРМИРОВАНИЯ
АДРЕСА
ОПЕРАЦИОННОЕ
УСТРОЙСТВО
16
8
ША
ШД
ШУ
Рис. 3   11
ных ШД и признаки (флаги) результата на выделенные линии ШУ.
Внешний сигнал рестарта RST (Restart) производит  сброс микро-
контроллера  в  исходное  состояние,  а  сигнал  EA
__
(External  Access)
управляет конфигурацией внутренней и внешней памяти программ.
2.1.1. Операционное устройство
Операционное  устройство  выполнено  по  классической  схеме  и
служит  для  обработки  8-разрядных  данных  (рис. 4).  Оно  содержит
арифметико-логическое устройство ALU, аккумулятор A, два программ-
но-недоступных регистра временного  хранения TMP1  и TMP2, регистр
слова состояния программы PSW (Program Status Word) и регистр B.
В ALU выполняется операция над двумя операндами, находящи-
мися в регистрах временного хранения TMP1 и TMP2. При выполнении
операций  данные  интерпретиру-
ются  как  целые  числа  без  знака.
Результат операции выдается  на
внутреннюю  шину  данных ШД,  а
во многих  командах  он  также  за-
писывается  в  аккумулятор A.  В
командах  умножения  и  деления
роль  источника  и  приемника  ин-
формации выполняют регистры A
и B.
При выполнении арифмети-
ческих  и  логических  операций  в
ALU  вырабатываются  признаки
результата,  которые  записыва-
ются в регистр PSW. Все биты регистра PSW, расположенного в облас-
ти BSEG  регистров  специальных функций SFR,  программно-доступны.
Их можно устанавливать и сбрасывать командами программы.
Назначение разрядов регистра PSW дано в таблице 4.
Флаг паритета P устанавливается любыми командами, в том чис-
ле  и  командами  передачи  данных,  регистром-приемником  которых  яв-

A
TMP1
B
TMP2
PSW
ALU
8  ШД
8
Рис. 4
Таблица  4.    Регистр PSW (D0H)
7 6 5 4 3 2 1 0
C AC F0 RS1 RS0 OV P -
Назначение разрядов регистра:
PSW.0 -  Зарезервирован.
PSW.1 P  Флаг паритета.
PSW.2 OV   Флаг арифметического переполнения ALU.
PSW.3 RS0  Младший бит номера банка регистров.
PSW.4 RS1  Старший бит номера банка регистров.
PSW.5 F0  Флаг пользователя общего назначения.
PSW.6 AC  Флаг переноса из младшей тетрады ALU в старшую.
PSW.7 C  Флаг переноса из старшего разряда ALU.   12
ляется  аккумулятор.  Если  в  разрядах
аккумулятора  содержится  нечетное
число  единиц,  то P=1.  Девятиразряд-
ное  слово,  составленное  из  содержи-
мого аккумулятора и бита P, всегда со-
держит  четное  число  единиц (четный
паритет).
Битами RS1  и RS0 выбирается в
качестве рабочего один из четырех ре-
гистровых банков RBx (x=0...3) (таблица 5).
Флаг арифметического  переполнения OV=1  устанавливается, ес-
ли  при  сложении  двух  чисел  с  одинаковыми  знаками  результат  имеет
противоположный знак.
В командах битовой адресации аккумулятором является бит C.
2.1.2. Генератор
Синхронизация  работы  микроконтроллеров  семейства MCS-51
может осуществляться как от внутреннего, так и от внешнего тактового
генератора. На  рис. 5  приведена  схема внутреннего  тактового  генера-
тора  для  подсемейств МК,  выполненных  по  КМОП  технологии. В  под-
семействах МК, выполненных по n-МОП технологии, отсутствует управ-
ление режимами пониженного энергопотребления. Внутренний  генера-
тор тактовых сигналов построен по  классической схеме  кварцевого  ге-
нератора на ЛЭ DD1. Для работы генератора необходимо подключить к
выводам XTAL1 и XTAL2 внешние элементы: кварцевый резонатор ZQ1
и  конденсаторы C1=C2=30 пФ. При  использовании внешней  синхрони-
зации выход внешнего генератора подключается к выводу XTAL1, а вы-
вод XTAL2 остается свободным.
Режимы пониженного энергопотребления
Микроконтроллеры,  выполненные  по  КМОП  технологии,  могут
быть переведены в энергосберегающие режимы работы – режим холо-
стого хода и режим микропотребления. Переход в энергосберегающие
режимы  работы  осуществляется  установкой  бит IDL (Idle)  или PD
(Power Down)  регистра PCON,
расположенного  в  области  реги-
стров специальных функций SFR.
При установке PD=1 и IDL=1 пре-
имущество  имеет  бит PD. Дейст-
вие этих бит показано на рис. 5.
Обозначение  разрядов  ре-
гистра PCON  для  микропроцес-
соров,  выполненных  по  КМОП
технологии,  приведено  в  табли-
це 6.  При  n-МОП  технологии  ре-
жимы  пониженного  энергопо-
требления  не  поддерживаются.
Таблица 5
RS1 RS0  Адресуемый банк
0 0 RB0 - банк 0
0 1 RB1 - банк 1
1 0 RB2 - банк 2
1 1 RB3 - банк 3

IDL
PD
PCON
1  1
ZQ1
XTAL1
К системе
прерываний,
таймерам  
последовательному
порту
К ЦП
XTAL2
C2  C1
R1
DD1 DD2
fosc
fosc
Рис. 5   13
Регистр PCON содержит только один бит SMOD.  
Биты общего назначения GFx (General purpose flag, x=0,1) исполь-
зуются по усмотрению программиста.  
Режим  холостого  хода  выполняется  по  команде  в  программе,
устанавливающей бит IDL=1. В этом режиме блокируется центральный
процессор,  а  периферийные  устройства  продолжают  работать  (рис.5).
Содержимое  программного  счетчика РС и  данных  в  областях RSEG  и
DSEG сохраняются. Ток потребления уменьшается в четыре раза.
Выйти из режима  холостого  хода можно активизацией разрешен-
ного прерывания или аппаратным сбросом по входу RST. После испол-
нения команды RETI в программе обслуживания прерывания или пода-
чи сигнала RST устанавливается бит IDL=0 и следующей будет выпол-
нена команда, адрес которой сохранен в РС.
Режим микропотребления осуществляется программно установ-
кой бита PD=1. Работа внутреннего тактового  генератора блокируется,
что приводит к прекращению работы всех узлов МК. Содержимое внут-
реннего ОЗУ данных сохраняется.
В этом режиме напряжение питания МК можно снизить до 2 В. Ток
потребления падает до 10-15 мкА. Перед выходом из режима напряже-
ние питания должно быть восстановлено до номинального значения.
Единственной  возможностью  выхода  из  режима  микропотребле-
ния  является  аппаратный  сброс  по  входу  RST.  В  этом  случае  про-
граммный счетчик РС обнуляется и программа выполняться сначала.
2.1.3. Устройство управления и синхронизации
Устройство  управления  и  синхронизации  представляет  собой
цифровой  автомат,  формирующий  сигналы  для  управления  всеми
внутренними и внешними узлами микроконтроллера. Внешние сигналы
управления имеют следующее назначение:

Таблица  6.    Регистр PCON (87H)  
7 6 5 4 3 2 1 0
SMOD - - - GF1 GF0 PD IDL
Назначение разрядов регистра:
PCON.0 IDL  Бит установки режима холостого хода (IDL=1).
PCON.1 PD  Бит установки режима микропотребления (PD=1).
PCON.2 GF0  Флаг общего назначения.
PCON.3 GF1  Флаг общего назначения.
PCON.4 -  Зарезервирован.
PCON.5 -  Зарезервирован.
PCON.6 -  Зарезервирован.
PCON.7 SMOD  Бит удвоения скорости приема/передачи последо-
вательного канала в режимах 1, 2 и 3.   14
Управляющий  автомат  синхронизируется  тактовыми  импульсами
генератора.  Он  имеет 6  состояний (S1...S6),  образующих  машинный
цикл (рис. 6,а). Каждое из состояний автомата содержит две фазы (Р1 и
Р2). Обычно в фазе Р1 выполняется операция в АЛУ, а в фазе Р2 меж-
регистровый обмен данными.
Машинный  цикл  имеет фиксированную  длительность,  равную 12
периодам  частоты (f       OSC )  внутреннего  или  внешнего  генератора  и  слу-
жит,  в  основном,  для  целей  внутреннего микропрограммного  управле-
ния. При описании последовательности сигналов или событий фазам в
ALE  Разрешение фиксации младшего байта адреса во внешнем
регистре (Address Lath Enable).
PSEN
_____



 

Добавить комментарий


Защитный код
Обновить